ZX8533 SCPI 指令速查手册

开机三连测：

*IDN?           → ZXP,ZX8533A,ZB23098357,VER:3.1.11   (读到即通讯正常)
:FREQ?          → +1.00000E+03                        (当前频率 1kHz)
FETC?           → +2.17034E-06,+4.24065E-04,+0,+0     (主参数,副参数,状态,Bin号)

核心矛盾：测量要几十~几百 ms，上位机发取数命令时结果可能还没出来。本仪器提供 4 种同步方式，按上位机需求选择。记住一个前提：本机的 FETCh? 会等待一次"新"测量完成才应答（与 Keysight 标准不同——E4980A 的 FETCh? 直接回上次结果）。

本厂上位机实测在用的方式：取数后清一次状态，然后短读轮询状态字节，128（测量完成事件汇总位）出现即取数。带界面的上位机都应该用这种方式。

// 初始化一次即可
write(":STAT:OPER:ENAB 16
");   // 使能"测量完成"事件位

// 每个测量周期：
write("FETC?
");  readline(buf);          // 取本次数据
write("*CLS
");                            // ★关键:重新武装(清事件寄存器)
                                            //  也可用 :STAT:OPER? 读一次代替*CLS
while (1) {
    write("*STB?
"); readline(buf);       // 每次几ms就返回,UI不卡
    if (atoi(buf) & 128) break;            // 128=新测量完成
    sleep_ms(30);                          // 渐进退避可再放宽
}
// 跳出循环 = 有新数据 → 回到顶部 FETCH

为什么每周期要 *CLS（或读一次 :STAT:OPER?）：事件寄存器是锁存的——置位后只能靠 *CLS 或 :STAT:OPER?（读后清）清除。不清的话 STB 的 128 位永远是 1，轮询逻辑直接失效。这是 IEEE 488.2 标准语义。

// VISA 伪代码
viWrite(":INIT:CONT ON
*ESE 1
*SRE 32
");  // ESE.0=OPC, SRE.5=ESB
viEnableEvent(SRQ);                            // 注册SRQ回调
viWrite("*TRG
");                             // 触发(测量完成自动上报)
// 测量完成 → 仪器 STB 上报 SRQ → VISA 回调被调用 → 回调里 FETCh? 取数

完全不轮询，最高效；RS232 没有 SRQ 线，用不了（串口就用 3.1）。

仪器内部会把 FETCh? 挂起，等当前测量完成后才应答。上位机只需注意读超时设置大于测量周期（快速档 ~50ms，慢速档可能数百 ms，建议超时 ≥2s 兜底）。

// C 伪代码（RS232/CDC 通用）
write(":FREQ 100K
");                 // 设条件
write("FETC?
");
char buf[128];
readline(buf, timeout=2000);           // 仪器自动等新测量完成后才回
// buf = "+2.17034E-06,+4.24065E-04,+0,+0"

注意：外触发（EXT）模式下如果迟迟没有触发信号，FETCh? 会一直等——上位机超时后按 ESC 或切页可解锁（202610 后固件已加固，不会死锁）。

write(":CORR:SHOR
");      // 发起短路校正(慢操作)
write("*OPC?
");            // 仪器挂起,直到校正完成才回 +1
readline(buf, timeout=60000); // 校正很慢,超时给足
// 收到 +1 = 校正真的完成了

适用：测试工装、产线脚本等"代码越短越好、不在乎阻塞"的场景。串口上位机带界面的不要用这个——会卡 UI（用 3.1 的轮询）。

write("*CLS
");                  // 清事件
write("*ESE 1
");                 // 使能 OPC 位
write(":CORR:OPEN
");            // 发起校正
write("*OPC
");                   // 登记:完成后置 ESR bit0
// ... 上位机去干别的 ...
write("*ESR?
"); readline(buf);  // 轮询事件寄存器
if (atoi(buf) & 1) { /* OPC=1, 校正完成 */ }

202610 起仪器内置 IEEE 488.2 标准错误队列：每条错误入队，SYST:ERR? 逐条读出（读出即清除），空队列回 +0,"No error"，*CLS 清空队列。队列满（16 条）时丢弃最旧并置 ESR 的 QYE 位。